Carry Look Ahead Adder: circuit, taula de veritat i aplicacions

Proveu El Nostre Instrument Per Eliminar Problemes





Diferents tipus de sistemes digitals es construeixen a partir de molt pocs tipus de configuracions bàsiques de xarxa com ara porta AND, porta NAND, porta O, etc. Aquests circuits elementals s’utilitzen una i altra vegada en diverses combinacions topològiques. A més de realitzar la lògica, els sistemes digitals també han d’emmagatzemar nombres binaris. Per a aquestes cèl·lules de memòria, també conegudes com XANCLETES' s estan dissenyats. Per realitzar algunes funcions com ara l'addició binària. Per tant, per realitzar aquestes funcions, combinacions de portes lògiques i els FLIP-FLOP estan dissenyats a través d’un CI d’un sol xip. Aquests IC formen els blocs pràctics dels sistemes digitals. Un d'aquests blocs bàsics que s'utilitzen per a l'addició binària és el Carry Look-ahead Adder.

Què és un sumador Carry Look-ahead?

Un ordinador digital ha de contenir circuits que puguin realitzar operacions aritmètiques com ara suma, resta, multiplicació i divisió. Entre aquestes, la suma i la resta són les operacions bàsiques mentre que la multiplicació i la divisió són la suma i la resta repetides respectivament.




Per realitzar aquestes operacions, s’utilitzen ‘circuits de sumador’ mitjançant portes lògiques bàsiques. Circuits de sumadors s’han evolucionat com a sumador de mig sumador, de sumador complet, de portador d’ondulacions i de sumador portador de mirada.

Entre aquests, el Cadd Look-ahead Adder és el circuit de sumador més ràpid. Redueix el retard de propagació, que es produeix durant l'addició, mitjançant l'ús de circuits de maquinari més complexos. Es dissenya transformant el circuit Adder-carry Ripple de manera que la lògica de carry de l'addicionador es transformi en lògica de dos nivells.



Sumador anticipat de 4 bits

En els sumadors paral·lels, la sortida de transport de cada sumador complet es dóna com a entrada de transport al següent estat d’ordre superior. Per tant, en aquests sumadors no és possible produir sortides de transport i suma de cap estat tret que hi hagi una entrada de transport disponible per a aquest estat.

Per tant, perquè es faci un càlcul, el circuit ha d’esperar fins que el bit de transmissió es propagui a tots els estats. Això indueix un retard de propagació del transport al circuit.


4-bit-Ripple-Cadd-Adder

4-bit-Ripple-Cadd-Adder

Penseu en el circuit de sumador de càrrega ondulat de 4 bits anterior. Aquí es pot produir la suma S3 tan bon punt es donin les entrades A3 i B3. Però el carry C3 no es pot calcular fins que s'aplica el bit de carry C2 mentre que C2 depèn de C1. Per tant, per produir resultats finals d'estat estacionari, el transport s'ha de propagar per tots els estats. Això augmenta el retard de propagació del circuit.

El retard de propagació del sumador es calcula com 'el retard de propagació de cada porta multiplicat pel nombre d'etapes del circuit'. Per al càlcul d'un gran nombre de bits, s'han d'afegir més etapes, cosa que empitjora molt el retard. Per tant, per resoldre aquesta situació, es va introduir Carry Look-ahead Adder.

A continuació, es descriu el funcionament d’un sumador Carry Look-ahead Sender de 4 bits.

Diagrama-lògic-sumador-de-dur-de-4-bits

Diagrama-lògic-sumador-de-dur-de-4-bits

En aquest sumador, l’entrada de transport en qualsevol etapa de l’adductor és independent dels bits de transport generats en les etapes independents. Aquí la sortida de qualsevol etapa depèn només dels bits que s’afegeixen a les etapes anteriors i de l’entrada de transport proporcionada a la fase inicial. Per tant, el circuit en qualsevol etapa no ha d’esperar a la generació de carry-bit de l’etapa anterior i el bit de transport es pot avaluar en qualsevol moment del temps.

Taula de la veritat de Cadd Look-ahead Adder

Per obtenir la taula de veritat d’aquest sumador, s’introdueixen dos nous termes: generar i propagar. Carry generate Gi = 1 sempre que es genera un carry Ci + 1. Depèn de les entrades Ai i Bi. Gi és 1 quan Ai i Bi són 1. Per tant, Gi es calcula com Gi = Ai. Bi.

El transport de Pi propagat s’associa amb la propagació de transport de Ci a Ci + 1. Es calcula com Pi = Ai ⊕ Bi. La taula de veritat d’aquest sumador es pot derivar de modificar la taula de veritat d’un sumador complet.

Utilitzant els termes Gi i Pi, Sum Si i Carry Ci + 1 es donen a continuació:

  • Si = Pi ⊕ Gi.
  • Ci + 1 = Ci.Pi + Gi.

Per tant, els bits de transport C1, C2, C3 i C4 es poden calcular com

  • C1 = C0.P0 + G0.
  • C2 = C1.P1 + G1 = (C0.P0 + G0). P1 + G1.
  • C3 = C2.P2 + G2 = (C1.P1 + G1). P2 + G2.
  • C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.

Es pot observar a partir de les equacions que porten Ci + 1 només depèn del transport C0, no dels bits de transport intermedis.

Taula Carry-Look-forward-Adder-Truth

Taula Carry-Look-forward-Adder-Truth

Esquema de connexions

Les equacions anteriors s’implementen mitjançant circuits combinacionals de dos nivells juntament amb portes AND, OR, on es suposa que les portes tenen múltiples entrades.

Carry-Output-Generation-Circuit-of-Carry-Look-forward-Adder

Carry-Output-Generation-Circuit-of-Carry-Look-forward-Adder

A continuació es mostra el circuit Cadd Look-ahead Adder de 4 bits.

Diagrama del circuit de sumador de 4 bits de Carry-Look-Endavant

Diagrama del circuit de sumador de 4 bits de Carry-Look-Endavant

Els circuits de sumador Carry Look-forward de 8 i 16 bits es poden dissenyar en cascada amb una lògica de transport del circuit sumador de 4 bits.

Avantatges de Carry Look-ahead Adder

En aquest sumador, es redueix el retard de propagació. La sortida de transport en qualsevol etapa només depèn del bit de transport inicial de la fase inicial. Mitjançant aquest sumador és possible calcular els resultats intermedis. Aquest sumador és el sumador més ràpid que s’utilitza per al càlcul.

Aplicacions

Els additius Carry Look-forward d’alta velocitat s’utilitzen tan implementats com els IC. Per tant, és fàcil incrustar el sumador en circuits. Combinant dos o més sumadors es poden fer fàcilment càlculs de funcions booleanes de bits superiors. Aquí l'augment del nombre de portes també és moderat quan s'utilitza per a bits més alts.

Per a aquest sumador hi ha una compensació entre àrea i velocitat. Quan s’utilitza per a càlculs de bits més elevats, proporciona una velocitat elevada, però també augmenta la complexitat del circuit, augmentant així l’àrea ocupada pel circuit. Aquest sumador normalment s’implementa com a mòduls de 4 bits que s’uneixen en cascada quan s’utilitzen per a càlculs més alts. Aquest sumador és més car en comparació amb altres sumadors.

Per a la computació booleana en ordinadors, els adders s’utilitzen regularment. Charles Babbage va implementar un mecanisme per anticipar el bit de transport als ordinadors, per reduir el retard causat pel additius de transport d'ondulacions . Mentre es dissenya un sistema, la velocitat de càlcul és el factor decisiu més alt per a un dissenyador. El 1957, Gerald B. Rosenberger va patentar el modern Binary Carry Look-ahead Adder. Basant-se en l’anàlisi del retard de la porta i la simulació, s’estan duent a terme experiments per modificar el circuit d’aquest sumador per fer-lo encara més ràpid. Per a un sumador anticipat de transport de n bits, quin és el retard de propagació, quan es dóna un retard de cada porta és de 20?

Crèdit per a la imatge

Porta d’Investigació