La conversió de binari a decimal es pot fer mitjançant un dispositiu, a saber, un descodificador. Aquest dispositiu és un tipus de circuit lògic combinacional que utilitza les línies d'entrada n per generar línies de sortida 2n. Aquí, la sortida d’aquest dispositiu pot estar per sota de 2n línies. Hi ha diferents tipus de descodificadors binaris que inclouen múltiples entrades i múltiples sortides. Alguns tipus de descodificadors inclouen una o més entrades d'activació junt amb les entrades de dades. Sempre que es desactivi l'entrada d'habilitació, totes les sortides s'inactivaran. En funció de la seva funció, un descodificador binari canvia les dades de senyals d’entrada n a senyals de sortida 2n. En alguns tipus de descodificadors, tenen línies de sortida inferiors a 2n. Per tant, en aquesta situació, es pot repetir un mínim d’un prototip de sortida per a diversos valors d’entrada. Hi ha dos tipus de descodificadors d’ordre superior, com el descodificador de 3 a 8 línies i el descodificador de 4 a 16 línies. En aquest article es descriu una visió general del descodificador de 3 a 8 línies.
Què és un descodificador?
Un descodificador és un circuit lògic combinacional que s'utilitza per canviar el codi en un conjunt de senyals. És el procés invers d’un codificador. Un circuit de descodificació té diverses entrades i dóna diverses sortides. Un circuit de descodificació pren dades binàries d’entrades ‘n’ en una sortida única ‘2 ^ n’. A més dels pins d’entrada, el descodificador té un pin d’activació. Això permet que el pin quan es nega, faci que el circuit sigui inactiu. en aquest article, analitzem el descodificador i el demultiplexor de 3 a 8 línies.
A continuació es mostra la taula de veritat per a un simple descodificador d’1 a 2 línies on A és l’entrada i D0 i D1 són les sortides.
1 a 2 descodificador
El circuit mostra la lògica del descodificador 1 a 2.
Circuit de descodificador d'1 a 2
Un desmultiplexor és un dispositiu que pren una sola entrada i proporciona una de les diverses línies de sortida. Un demultiplexor pren una única informació d'entrada i, a continuació, selecciona una de les línies de sortida individuals d'una en una. Això és el procés invers d’un multiplexor . També s’anomena DEMUX o distribuïdor de dades. Un DEMUX converteix la línia de dades sèrie d’entrada en dades paral·leles de sortida. Un DEMUX proporciona sortides ‘2n’ per a línies de selecció ‘n’ amb una sola entrada.
Demux
DEMUX s’utilitza quan el circuit vol enviar el senyal de dades a un dels molts dispositius. Un descodificador s’utilitza per seleccionar entre molts dispositius mentre que un desmultiplexador s’utilitza per enviar el senyal a molts dispositius.
A continuació es mostra la taula de veritat del 1 a 2 demultiplexor amb “I” com a dades d’entrada, D0 i D1 són la línia de dades de sortida i A és la línia de selecció.
Taula de veritat de 1 a 2
El circuit mostra l’esquema del demultiplexor d’1 a 2.
1 a 2 Demux
Per què necessitem un descodificador?
La funció principal d'un descodificador és canviar un codi en un conjunt de senyals perquè és oposat a un codificador, però el disseny de descodificadors és senzill. La principal diferència entre un descodificador i un desmultiplexor és un circuit combinacional que s’utilitza per permetre només una entrada i dirigir-la a una de les sortides, mentre que un descodificador permet diverses entrades i genera la sortida descodificada.
Passos de disseny del descodificador de 3 a 8 línies
Aquí, el descodificador de 3 a 8 línies és un descodificador d’ordre superior dissenyat amb dos descodificadors d’ordre baix, com ara descodificadors de 2 a 4 línies. Abans d’implementar aquest descodificador hem dissenyat un descodificador de 2 a 4 línies.
Descodificador de 2 a 4 línies
Aquest descodificador de 2 a 4 línies inclou dues entrades com A0 i A1 i 4 sortides com Y0 a Y4. A continuació es mostra el diagrama de blocs d’aquest descodificador.
Descodificador de 2 a 4 línies
Quan les entrades i l’activació són 1, la sortida serà 1. Aquí teniu la taula de veritat del descodificador de 2 a 4.
ÉS | A1 | A0 | Y3 | Y2 | Y1 | Y0 |
0 | x | x | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 0 | 0 | 0 | 1 |
1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 |
L’expressió booleana de cada sortida és
Y3 = E. A1. A0
Y2 = E. A1. A0 ′
Y1 = E. A1 ′. A0
Y0 = E. A1 ′. A0 ′
Cada sortida d'aquest descodificador inclou un terme de producte. Per tant, els quatre termes del producte es poden implementar a través de 4 portes AND on cada porta inclou 3 entrades i 2 inversors. A continuació es mostra el diagrama lògic del descodificador de 2 a 4. Per tant, la sortida d’aquest descodificador no és res més que els terminis d’entrada i habilitació equival a 1. Si l’activació és zero, després totes les sortides del descodificador seran equivalents a zero. De la mateixa manera, el descodificador de 3 a 8 línies genera vuit terminis per a 3 variables d'entrada d'A0, A1 i A2.
Diagrama lògic del descodificador de 2 a 4
Implementació del descodificador de 3 a 8 línies
La implementació d’aquest descodificador de 3 a 8 línies es pot fer mitjançant dos descodificadors de 2 a 4 línies. Hem comentat anteriorment que el descodificador de 2 a 4 línies inclou dues entrades i quatre sortides. Per tant, en el descodificador de 3 línies a 8 línies, inclou tres entrades com A2, A1 i A0 i 8 sortides de Y7 a Y0.
S’utilitza la fórmula següent per implementació de descodificadors d’ordre superior amb l'ajut de descodificadors de baix ordre
El nombre de descodificadors d’ordre inferior necessaris és m2 / m1
On,
El nombre de ps / ps per al descodificador d’ordre inferior és ‘m1’
El nombre de ps / ps per al descodificador d’ordre superior és ‘m2’
Per exemple, quan m1 = 4 i m2 = 8, substituïu aquests valors a l'equació anterior. Podem obtenir el núm. dels descodificadors són 2. Per tant, per implementar un sol descodificador de 3 a 8, necessitem dos descodificadors de 2 a 4 línies. Aquí, el diagrama de blocs es mostra a continuació mitjançant l’ús de dos descodificadors de 2 a 4.
Descodificador de 3 a 8 amb 2 a 4 línies
Les entrades paral·leles com A2, A1 i A0 es donen a un descodificador de 3 a 8 línies. Aquí es dóna el compliment de A3 per permetre que el pin del descodificador obtingui les sortides com Y7 a Y0. Aquestes sortides són inferiors a 8 minuts. Al descodificador anterior, l’entrada A3 està connectada per permetre que el pin obtingui les sortides de Y15 a Y8. Per tant, aquestes sortides són els 8 minuts superiors.
Descodificador de 3 a 8 línies mitjançant Logic Gates
En el descodificador de 3 a 8 línies, inclou tres entrades i vuit sortides. Aquí les entrades es representen a través d'A, B i C mentre que les sortides es representen a través de D0, D1, D2 ... D7.
La selecció de 8 sortides es pot fer en funció de les tres entrades. Per tant, la taula de veritat d’aquest descodificador de 3 a 8 línies es mostra a continuació. A la següent taula de veritat, podem observar que simplement es pot seleccionar una de les 8 sortides de DO - D7 en funció de 3 entrades selectives.
| A | B | C | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 |
0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Des de la taula de veritat anterior de 3 línies a descodificador de 8 línies, l'expressió lògica es pot definir com
D0 = A’B’C ’
D1 = A’B’C
D2 = A’BC ’
D3 = A’BC
D4 = AB’C ’
D5 = AB’C
D6 = ABC ’
D7 = ABC
A partir de les expressions booleanes anteriors, la implementació de 3 a 8 circuits de descodificació es pot fer amb l'ajut de tres portes NO i 8-tres portes I d'entrada.
En el circuit anterior, les tres entrades es poden descodificar en 8 sortides, on cada sortida representa un dels terminis intermedis de les tres variables d'entrada.
Els 3 inversors del circuit lògic anterior proporcionaran el complement de les entrades i cadascuna de les portes AND generarà un dels terminis intermedis.
Aquest tipus de descodificador s’utilitza principalment per descodificar qualsevol codi de 3 bits i genera vuit sortides, equivalents a 8 combinacions diferents per al codi d’entrada.
Aquest descodificador també es coneix com a descodificador de binari a octal perquè les entrades d’aquest descodificador representen nombres binaris de tres bits mentre que les sortides representen els 8 dígits del sistema de nombres octals.
Diagrama de blocs del descodificador de 3 a 8 línies
Aquest circuit de descodificació proporciona 8 sortides lògiques per a 3 entrades i té un pin d’activació. El circuit està dissenyat amb portes lògiques AND i NAND. Pren 3 entrades binàries i activa una de les vuit sortides. Circuit de descodificació de 3 a 8 línies també s’anomena binari a un descodificador octal.
Diagrama de blocs del descodificador de 3 a 8 línies
El circuit del descodificador només funciona quan el pin Habilita (E) és alt. S0, S1 i S2 són tres entrades diferents i D0, D1, D2, D3. D4. D5. D6. D7 són les vuit sortides. El diagrama lògic del descodificador de 3 a 8 línies es mostra a continuació.
Circuit de descodificació de 3 a 8
Descodificador de línia de 3 a 8 i taula de veritat
La taula següent mostra la taula de veritat del descodificador de 3 a 8 línies.
| S0 | S1 | S2 | ÉS | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 |
| x | x | x | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
Quan el pin Habilita (E) és baix, tots els pins de sortida són baixos.
1 a 8 desmultiplexador
A Desmultiplexador d'1 línia a 8 línies té una entrada, tres línies d’entrada selectes i vuit línies de sortida. Distribueix les dades d'una entrada en 8 línies de sortida en funció de l'entrada seleccionada. Din són les dades d'entrada, S0, S1 i S2 són entrades selectes i Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7 són les sortides.
1 a 8 DEMUX
A continuació es mostra el diagrama de circuits del circuit de demux d’1 a 8.
1 a 8 circuit de demux
Descodificador / desmultiplexor de 3 a 8
CI de descodificador de 3 a 8 línies El 74HC238 s’utilitza com a descodificador / desmultiplexador. El desmultiplexor de descodificadors de 3 a 8 línies és un circuit combinacional que es pot utilitzar tant com a descodificador com a desmultiplexador. IC 74HC238 descodifica tres entrades d'adreces binàries (A0, A1, A2) en vuit sortides (Y0 a Y7). El dispositiu també té tres pins Activa. La mateixa combinació s’utilitza com a desmultiplexador.
Configuració del pin
A continuació es mostra la configuració del pin per al descodificador o desmultiplexor de 3 a 8 línies IC74HC238. És un DIP de 16 pins.
Circuit
El circuit lògic explica el funcionament de l'IC 74HC238.
Característiques de 74HC238 IC
- Capacitat de desmultiplexar
- Les entrades múltiples permeten una fàcil expansió
- Ideal per a la descodificació de xips de memòria
- Sortides actives HIGH mútuament excloents
- Opció de paquet múltiple
Aplicació del descodificador
- El Descodificadors es van utilitzar en conversió analògica a digital en descodificadors analògics.
- S’utilitza en circuits electrònics per convertir instruccions en senyals de control de la CPU.
- S'utilitzaven principalment a circuits lògics , transferència de dades.
Aplicacions del Demultiplexer
- S’utilitza per connectar una font única a diverses destinacions.
- El Demux s’utilitza en sistemes de comunicació per transportar múltiples senyals de dades en una única línia de transmissió.
- S’utilitza en unitats lògiques aritmètiques
- S'utilitza en convertidors de sèrie a paral·lel en comunicacions de dades.
Per tant, aquesta és la informació bàsica sobre el descodificador de 3 a 8 línies i els demultiplexors. Espero que pugueu tenir alguns conceptes fonamentals sobre aquest tema observant els circuits lògics digitals i les taules de veritat i les seves aplicacions. A més, qualsevol dubte sobre aquest article o el Últims projectes electrònics , Podeu escriure les vostres opinions sobre aquest tema a la secció de comentaris següent.
