El principal inconvenient del circuit combinacional és a dir, no utilitza cap memòria per desar els estats actuals i anteriors. Per tant, l'estat d'entrada anterior no té cap efecte sobre l'estat actual del circuit. Mentre que, el circuit seqüencial té memòria, de manera que la sortida pot variar en funció de l'entrada. Aquest tipus de circuits utilitzen entrada, sortida, rellotge i un element de memòria previs. Aquí els elements de memòria poden ser latch o xancles. Els circuits seqüencials estan dissenyats per diversos mètodes, com ara mitjançant l’ús de ROM i flips, PLA, CPLD (dispositiu lògic programable complex) , FPGA (Field Programmable Gate Array) . En aquest article, parlarem només de com dissenyar un circuit seqüencial mitjançant PLA.
El diagrama de blocs del circuit seqüencial com es mostra a continuació:
Diagrama de blocs del circuit seqüencial
Disseny de circuits seqüencials mitjançant PLA
Circuits seqüencials es poden realitzar utilitzant PLA (Programmable Logic Arrays) i xancles. En aquest disseny, l'assignació d'estat pot ser important perquè l'ús d'una bona assignació d'estat pot reduir el nombre requerit de termes del producte i, per tant, reduir la mida requerida del PLA. Un terme de producte definit com la conjunció de literals, on cada literal és una variable o la seva negació.
Perquè considerem el disseny un convertidor de codi. La taula d'estats que es mostra a continuació es pot realitzar mitjançant un PLA i tres xancletes com es mostra a la figura següent. Aquesta configuració del circuit és molt similar al disseny basat en xip-ROM, tret que la ROM es reemplaça pel PLA de mida adequada. L'assignació d'estats condueix a la taula de veritat que es mostra a continuació. Aquesta taula es podria emmagatzemar en un PLA amb quatre entrades, 13 termes de producte i quatre sortides, però això oferiria una mida poc reduïda en comparació amb la ROM de 16 paraules.
| X Q1 Q2 Q3 | Amb D1 D2 D3 |
| 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 | 1 0 0 1 1 0 1 1 0 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 0 X X X X 0 0 1 0 0 1 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 0 0 0 X X X X X X X X |
Taula: Taula de la Veritat
ACTUAL ESTAT
| PROPER ESTAT X = 0 1 | ACTUAL SORTIDA (Z) |
| A | B C | 1 0 |
B C | D E I E | 1 0 0 1 |
D ÉS | H H H M | 0 1 1 0 |
H M | A A A - | 0 1 1 - |
Taula: Taula d’estats
Disseny de circuits seqüencials mitjançant PLA
Equacions de sortida d'entrada derivades per Karnaugh Map
Aquí, com que hi ha set estats, calen tres xancletes D. Per tant, es requereix un circuit PLA amb 4 entrades i 4 sortides. Si es considera l'assignació d'estats del convertidor de codi, l'equació de sortida resultant i les equacions d'entrada de flip-flop D derivades del Karnaugh es poden escriure les següents equacions
D1 = Q1 + = Q2 ”
D2 = Q2 + = Q2 ”
D3 = Q3 + = Q1 Q2 Q3 = X ”Q1 Q3” = X Q1 ”Q2”
Z = X ”Q3” + X Q3
| X Q1 Q2 Q3 | Amb D1 D2 D3 |
- - 0 - - 1 - - - 1 1 1 0 1 - 0 1 0 0 - 0 - - 0 1 - - 1
| 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0
|
La taula PLA que correspon a aquestes equacions es dóna a la taula anterior. Aquesta taula es pot realitzar utilitzant PLA amb quatre entrades, set termes de producte i quatre sortides. Per verificar el funcionament del disseny anterior inicialment, suposem que X = 0 i Q1Q2Q3 = 000. Això selecciona les files - - 0- i 0 - - -0 a la taula, de manera que Z = 0 i D1D2D3 = 100. Després de la vora del rellotge actiu, Q1Q2Q3 = 100. Si la següent entrada és X = 1, se seleccionen les files - - 0 - i - 1- -, de manera que Z = 0 i D1D2D3 = 110. Després de la vora del rellotge actiu, Q1Q2Q3 = 110.
Matriu de lògica programable (PLA)
La matriu lògica programable és un dispositiu lògic programable. Generalment s’utilitza per implementar circuits lògics combinacionals. El PLA té un conjunt de plans AND programables (array AND), que enllacen amb un conjunt de plans OR programables (array OR), que després es poden complementar provisionalment per produir una sortida. Aquesta disposició permet sintetitzar un gran nombre de funcions lògiques a suma de productes (SOP) formes canòniques. A continuació es mostra un senzill diagrama de blocs d’un PLA.
Diagrama de blocs d’un PLA
La principal diferència entre PLA i PAL (lògica de matriu programable) és,
PLA: Tots dos I avió i avió OR són programables.
PAL: Només es pot programar el pla AND, mentre que el pla OR és fix.
Per a una millor comprensió del PLA, aquí estem considerant l'exemple següent.
Intentem implementar aquestes funcions f1 i f2 es donen com
Les entrades x1, x2, x3 i els seus respectius senyals complementaris es donen al pla AND programable, allà obtindrem sortides del pla AND com P1, P2, P3minterms anomenats. A continuació, aquests senyals es donen al pla OR programable per produir la funció de sortida requerida f1 i f2 (suma de productes). La figura següent descriu la implementació a nivell de porta del PLA per a una funcionalitat determinada.
Implementació del PLA
Tot això consisteix en el disseny de circuits seqüencials mitjançant PLA. Considerem que la informació que es proporciona en aquest article és útil per comprendre millor aquest concepte. A més, qualsevol consulta sobre aquest article o qualsevol ajuda a implementació de projectes elèctrics i electrònics , podeu acostar-vos-hi comentant a la secció de comentaris següent. Aquí teniu una pregunta, Què s’entén per un circuit seqüencial?
