L'ARM (Advanced RISC Machine) ha llançat diversos processadors que tenen diferents característiques, així com els diferents nuclis per a una àmplia varietat d'aplicacions. El primer disseny d'arquitectura ARM té processadors de 26 bits, però ara arriba als processadors de 64 bits. L'expansió general dels productes ARM no es pot classificar en alguna informació particular. Però els productes ARM es poden entendre en funció de la seva arquitectura. Els processadors de la sèrie ARM estàndard disponibles al mercat comencen des de ARM7 fins a ARM11. Aquests processadors tenen diverses funcions, com ara memòria cau, memòria de dades acoblades, MPU, MMU, etc. Algunes de les sèries de processadors ARM àmpliament conegudes són ARM926EJ-S, ARM7TDMI i ARM11 MPCore. Aquest article està especialment pensat per a la descripció general de l'arquitectura basada en ARM7 LPC2148 microcontrolador, que us proporcionarà informació breu el microcontrolador arquitectura.
Arquitectura basada en ARM7 LPC2148 microcontrolador
L'ARM7 és un propòsit general de 32 bits microprocessador , i ofereix algunes de les funcions com poca utilització d'energia i alt rendiment. L'arquitectura d'un ARM depèn del principles of RISC . El mecanisme de descodificació associat, així com el conjunt d’instruccions RISC, són molt fàcils de comparar amb CISC microprogramat -Equips d’instruccions complexes.
El mètode Pipeline s’utilitza per processar tots els blocs de l’arquitectura. En general, s'està executant un conjunt d'instruccions únic, es tradueix el seu descendent, & a 3rd-està obtenint instruccions de la memòria.
Una exclusiva pla arquitectònic d'ARM7 s’anomena Thumb, i és perfectament adequat per a aplicacions d’alt volum on la compacitat del codi és una qüestió. L’ARM7 també utilitza una arquitectura exclusiva, Thumb. El fa perfectament adequat per a diferents aplicacions per limitacions de memòria on la densitat de codi és qüestió.
Arquitectura basada en microcontroladors basats en ARM7 (LPC2148)
Interrompre fonts
Tots els dispositius perifèrics consten d’una única línia d’interrupció aliada al VIC (controlador d’interrupcions vectorials), tot i que pot tenir diversos senyals d’interrupció al seu interior. Els indicadors d'interrupció individuals també poden significar un o més recursos d'interrupció.
Memòria del programa Flash on-chip
El microcontrolador LPC2141 / 42/44/46/48 inclou una memòria flaix com 32 quilobytes, kilobytes, 128 kilobytes, 256 kilobytes respectivament. Aquesta memòria flash es pot utilitzar tant per a emmagatzematge de dades com per a codi. La programació de la memòria flash es pot fer al sistema a través del port sèrie.
L'aplicació del programa també pot esborrar-se mentre s'està executant l'aplicació, cosa que permet flexibilitzar les millores del microprogramari del camp d'emmagatzematge de dades, etc. A causa de la selecció d'una solució arquitectònica per a un carregador d'arrencada en xip, la memòria disponible per als microcontroladors LPC2141 / 42 / 44/46/48 és de 32 quilobytes, kilobytes, 128 kilobytes, 256 kilobytes i 500 kilobytes. La memòria flash d’aquests microcontroladors ofereix 1, 00.000 d’esborrats per cicles i conservació de dades durant molts anys.
Fixar el bloc de connexió
Aquest bloc permet que els pins seleccionats del microcontrolador LPC2148 basat en ARM7 tinguin diverses funcions. Els multiplexors es pot controlar mitjançant els registres de configuració per permetre l'enllaç entre el pin i els perifèrics integrats en el xip.
Els perifèrics s’han d’acompanyar amb els pins adequats abans de ser activats i previs a qualsevol interrupció connectada que es permeti. El mòdul de control de pins pot definir la funcionalitat del microcontrolador mitjançant la selecció de registres de pins en un entorn de maquinari determinat.
Després de reordenar, tots els pins dels ports (port 0 i port 1) es disposen en forma de p / e amb les excepcions donades. Si es permet la depuració
Si es permet la depuració, els pins del JTAG endevinaran la funcionalitat del JTAG. Si es permet una traça, els pins de traça endevinaran la funcionalitat de la traça. Els pins connectats als pins I2C0 i I2C1 són de drenatge obert.
GPIO- Entrada / sortida paral·lela d’ús general
Els registres GPIO controlen els pins del dispositiu que no estan enllaçats a una funció perifèrica concreta. Els pins del dispositiu es poden disposar en forma de i / p [s o o / ps. Els registres individuals permeten esborrar simultàniament qualsevol nombre d’operacions pendents. Es pot llegir el valor del registre de sortida i l'estat actual dels pins de port. Aquests microcontroladors inicien una funció accelerada en dispositius LPC200.
Els registres d'entrada / sortida per a usos generals es mouen al bus de processador utilitzat durant el millor temps d'E / S probable.
- Aquests registres són bytes adreçables.
- El valor total d'un port pot ser
- El valor complet del port es pot escriure a l'única instrucció
ADC de 10 bits (convertidor analògic a digital)
Els microcontroladors com LPC2141 o 42 inclouen dos Convertidors ADC , i només tenen un de 10 bits i el LPC2144 / 46/48 té dos ADC, i només són ADC d’aproximació recta de 10 bits. Tot i que ADC0 inclou 6 canals i ADC1 té 8 canals. Per tant, el nombre d’ADC i / ps accessibles per a LPC2141 o 42 és de 6 i 14 per a LPC2141 o 42.
DAC de 10 bits (convertidor digital a analògic)
El DAC permet que aquests microcontroladors produeixin una variació analògica o / p i V.REFés la màxima sortida de digital a un analògic voltatge.
Controlador de dispositiu-USB 2.0
El bus serial universal consta de 4 cables i permet donar suport a la comunicació entre diversos perifèrics i hosts. Aquest controlador permet l’amplada de banda del USB per connectar dispositius mitjançant un protocol basat en el testimoni.
El bus permet desconnectar endolls en calent i recollir dinàmicament els dispositius. Totes les comunicacions s’inicien a través del controlador amfitrió. Aquests microcontroladors estan dissenyats amb un controlador d'aparells de bus sèrie universal que permet substituir dades de 12 Mbit / seg per un controlador host de USB.
UART
Aquests microcontroladors inclouen dos UART per a transmissió i obtenció de línies de dades estàndard. A diferència dels microcontroladors anteriors (LPC2000), els UART dels microcontroladors LPC2141 / LPC2142 / LPC2144 / LPC2146 / LPC2148 inicien un generador de velocitat parcial en baud utilitzat per a tots dos UART, permetent aquest tipus de microcontroladors per aconseguir velocitats de transmissió típiques com 115200 per cada freqüència de cristall de més de 2 MHz . A més, les funcions de control com CTS / RTS s’executen completament en maquinari.
Controlador d'E / S sèrie del bus I2C
Cada microcontrolador de LPC2141 / LPC2142 / LPC2144 / LPC2146 / LPC2148 inclou dos I2C controladors de bus, i això és bidireccional. El control inter-IC es pot fer amb l'ajut de dos cables, a saber, un SCL i SDA. Aquí l'SDA i el SCL són la línia de rellotge en sèrie i la línia de dades en sèrie
Tots els aparells estan identificats per una adreça individual. Aquí, els transmissors i els receptors poden funcionar en dos modes, com el mode mestre / mode esclau. Es tracta d’un bus multimestre i pot ser gestionat per un o més mestres d’autobús que hi estiguin vinculats. Aquests microcontroladors admeten velocitats de bits de fins a 400 kbit / s.
Controlador d'entrada / sortida sèrie SPI
Aquests microcontroladors inclouen un únic controlador SPI i estan destinats a gestionar nombrosos mestres i esclaus associats a un bus especificat.
Simplement, un mestre i un esclau poden conversar a través de la interfície durant la transmissió de dades especificada. Durant això, el mestre transmet constantment un byte de dades cap a l’esclau, així com l’esclau transmet constantment dades cap al mestre.
Controlador d'entrada / sortida de sèrie SSP
Aquests microcontroladors contenen un SSP únic, i aquest controlador pot processar-se en un SPI, un bus Microwire o un SSI de 4 fils. Pot comunicar-se amb l’autobús de diversos mestres i esclaus
Però, simplement un mestre en particular, així com un esclau, poden conversar al bus durant una transmissió de dades especificada. Aquest microcontrolador admet transferències dúplex completes mitjançant marcs de dades de 4-16 bits que s’utilitzen per al flux de dades del mestre-l’esclau i de l’esclau-mestre.
Temporitzadors / comptadors
Temporitzadors i comptadors estan dissenyats per comptar els cicles PCLK (rellotge perifèric) i, opcionalment, produeixen interrupcions basades en registres de 4 coincidències.
I inclou quatre captures i / ps per capturar el valor d’un temporitzador quan canvia un senyal i / p. Es podrien triar diversos pins per executar una captura concreta. Aquests microcontroladors poden calcular esdeveniments exteriors sobre les entrades de captura si el mínim pols exterior és equivalent. En aquesta disposició, es poden triar línies de captura de ralentí com a capturador temporitzador habitual i / ps.
Temporitzador de vigilància
El temporitzador de vigilància s’utilitza per restablir el microcontrolador en una suma de temps raonable. Quan es permet, el temporitzador produirà un restabliment d'un sistema si el programa de consum no aconsegueix tornar a carregar el temporitzador en una suma fixa de temps.
RTC-Rellotge en temps real
El RTC està destinat a proporcionar comptadors per calcular el temps en què es tria el mètode d’operació normal o inactiu. El RTC utilitza una petita quantitat d'energia i està dissenyat per a dispositius adequats impulsats per la bateria, on la unitat central de processament no funciona constantment
Control de potència
Aquests microcontroladors admeten dos modes d’alimentació condensada, com ara el mode d’apagat i el mode inactiu. En el mode d’espera, l’execució d’instruccions s’equilibra fins que es produeix una interrupció o RST. Les funcions del perifèric mantenen el funcionament durant tot el mode d’espera i poden produir interrupcions per provocar que la CPU es reiniciï l’acabat. El mode d’espera elimina la potència utilitzada per la CPU, els controladors, els sistemes de memòria i els busos interns.
En mode de desconnexió, l'oscil·lador està desactivat i l'IC no obté rellotges interiors. Els registres perifèrics, l’estat del processador amb registres, els valors SRAM interns es conserven durant el mode d’apagat i els pins de sortida dels nivells lògics del xip es mantenen fixos.
Aquest mode es pot acabar i el procés comú es pot reiniciar mitjançant interrupcions específiques que poden funcionar sense rellotges. Com que el funcionament del xip és equilibrat, el mode d’apagat redueix la utilització de l’energia del xip a gairebé zero.
PWM-Modulador d'ample de pols
Els PWM es basen en el bloc de temporitzador normal i també entren en totes les funcions, tot i que simplement la funció de modulador d’amplada de pols es fixa als microcontroladors com LPC2141 / 42/44/46/48.
El temporitzador està pensat per calcular cicles PCLK (rellotge perifèric) i, opcionalment, produeix interrupcions quan apareixen valors particulars del temporitzador basats en registres de 7 coincidències, i la funció PWM també depèn dels esdeveniments del registre de coincidències.
La capacitat de controlar individualment les posicions límit creixents i decreixents permet utilitzar la modulació de l'amplada del pols per a diverses aplicacions. Per exemple, el control típic del motor amb multifase utilitza 3 sortides de PWM no superposades mitjançant un control separat de totes les amplades de pols i posicions.
Autobús VPB
El divisor VPB resol l'associació entre el CCLK (rellotge del processador) i el PCLK (rellotge utilitzat per dispositius perifèrics). Aquest divisor s’utilitza per a dos propòsits. El primer ús és subministrar perifèrics mitjançant el PCLK preferit mitjançant bus VPB perquè puguin funcionar a la velocitat seleccionada del processador ARM. Per aconseguir-ho, aquesta velocitat del bus es pot reduir la velocitat de rellotge del processador d’1⁄2 -1⁄4.
Com que aquest bus ha de funcionar amb precisió a l’engegada i l’estat per defecte a RST (restabliment) és que el bus funcioni a 1/4 de la freqüència de rellotge del processador. El segon ús d’aquest és permetre estalvis d’energia sempre que una aplicació no necessiti cap perifèric per funcionar a la velocitat completa del processador. Atès que el divisor VPB està associat a la sortida de PLL, aquest roman actiu durant tot el mode d'inactivitat.
Emulació i depuració
El microcontrolador (LPC2141 / 42/44/46/48) manté l'emulació i la depuració a través del port sèrie JTAG. Un permís de port de traça que rastreja l'execució del programa. Les funcions de traça i els conceptes de depuració es multiplexen amb port1 i GPIO.
Seguretat del codi
La característica de seguretat del codi d’aquests microcontroladors LPC2141 / 42/44/46/48 permet a una funció controlar si es pot protegir o depurar des de la inspecció.
Per tant, es tracta d’arquitectura de microcontroladors basada en ARM7 LPC2148. A partir de l'article anterior, finalment, podem concloure que ARM és una arquitectura utilitzada en nombrosos processadors i microcontroladors. Aquí teniu una pregunta, quina és l’arquitectura d’un processador ARM?
