Última llista de projectes VLSI per a estudiants d’enginyeria electrònica

El terme VLSI significa “Tecnologia d’integració a gran escala” que consisteix a dissenyar circuits integrats (IC) combinant milers de transistors lògicament en un sol xip per diferents circuits lògics . Aquests circuits integrats eventualment redueixen l'espai del circuit ocupat en comparació amb els circuits amb circuits integrats convencionals. La potència computacional i la utilització de l’espai són els principals reptes del disseny VLSI. La implementació de projectes VLSI obre una carrera desafiant i brillant tant per als estudiants com per als investigadors. Algunes de les noves àrees de tendència de VLSI són Matriu de portes programables de camp aplicacions (FPGA), dissenys ASIC i SOCs. A continuació es dóna una llista d'alguns dels projectes VLSI per a aquells estudiants que busquen projectes en aquest camp. En aquest article es descriu una visió general dels projectes VLSI basats en FPGA, Xilinx, IEEE, Mini, Matlab, etc. Aquests projectes són molt útils per a estudiants d’enginyeria, estudiants de M.tech.

Projectes VLSI per a estudiants d’enginyeria

A continuació es comenten els projectes VLSI amb resums per a estudiants d’enginyeria electrònica.

Projectes VLSI

1). Transformada d’ona discreta basada en 3D Lifting

Aquest projecte ajuda a proporcionar imatges d'alta precisió mitjançant l'ús de la codificació d'una imatge sense perdre les seves dades. Per aconseguir-ho, aquest procés implementa un filtre elevador en funció de la transformació de l'arquitectura VLSI d'ona discreta 3D.

2). Disseny del multiplicador SFQ amb 4 bits amb maquinari d'alta velocitat eficient

Aquest projecte s’utilitza principalment per implementar un codificador de cabina modificat (MBE) amb SFQ de 4 bits multiplicador . Aquest multiplicador proporciona un bon rendiment en comparació amb el codificador de cabina convencional. Aquest projecte s'utilitza principalment en aplicacions de retard crític.

3). Processador de criptografia utilitzat en targetes intel·ligents amb una àrea eficient

Aquest projecte s'utilitza per implementar tres algoritmes de criptografia compatibles amb claus públiques i privades utilitzades targeta intel · ligent aplicacions per proporcionar dades i verificació d’usuaris extremadament segures comunicació .

4). Un multiplicador d’alta velocitat o de baixa potència amb mètode de supressió d’alimentació falsa

Aquest sistema de filtres proposats elimina els inútils senyals falsos de les unitats aritmètiques per evitar la transmissió innecessària de dades que no influeix en els darrers resultats informàtics. Aquest sistema utilitza un mètode SPST per multiplicadors per aconseguir una transmissió de dades de baixa potència i alta velocitat.

5). Compressió i descompressió d’un algorisme de dades sense pèrdues

Aquest projecte s’implementa principalment per a l’arquitectura de maquinari de dues etapes depenent de la característica de l’algorisme PDLZW (Parallel Dictionary LZW), així com l’algoritme tipus Adaptive Huffman que s’utilitza tant per a aplicacions de compressió de dades sense pèrdues com de descompressió sense pèrdues.

6). L’arquitectura del descodificador turbo amb baixa complexitat per a WSN d’eficiència energètica

El sistema proposat s’utilitza per reduir el consum total d’energia durant la transmissió de dades de WSN mitjançant l’algorisme de descomposició de LUT-Log-BCJR a operacions bàsiques ACS (Add Compare Select).

7). Arquitectura VLSI per eliminar el soroll d'impuls d'una imatge de manera eficient

Aquest sistema proposat s'utilitza principalment per millorar visualment la qualitat de la imatge per evitar les probabilitats de ser corromput amb sorolls d'impulsos per implementar una arquitectura VLSI eficient amb l'ajuda d'un filtre de preservació de vores.

8). L'arquitectura d'un processador de memòria utilitzat per a la compressió de multimèdia

Aquest sistema proposat proporciona una arquitectura de baixa complexitat per a processador en memòria per donar suport a aplicacions multimèdia, és a dir, compressió d'imatges, vídeo mitjançant l'aplicació d'una enorme instrucció única, conceptes de dades múltiples i paraula d'instruccions.

9). Tècnica de sincronització de sincronització amb una taxa de símbols per a sistemes OFDM sense fils de baixa potència

Aquest sistema proposat s’utilitza principalment per millorar l’acte de l’OFDM sense fils (divisió de freqüència ortogonal) Multiplexació ) mitjançant la disminució de la potència de tota la banda base amb l'ajut d'un rellotge generador amb controlador de temps de mostra sintonitzable i dinàmic.

10). Implementació de multiplicadors de baixa potència i alta velocitat basats en acumuladors amb SPST Adder i Verilog

Aquest projecte s'utilitza per dissenyar un MAC de baixa potència i alta velocitat (multiplicador i acumulador) mitjançant l'acceptació del mètode de falsa supressió de potència en un MBE (codificador de cabina modificat). Mitjançant aquest disseny es pot evitar la dissipació de potència de tota la commutació.

11). Disseny i implementació de processadors de robots mitjançant l'activació de la col·lisió amb tecnologia RFID

El sistema proposat s'utilitza principalment per implementar un processador de robots amb anticol·lisió per evitar la col·lisió física dels robots en l'entorn del multi-robot. Aquest algorisme s’implementa principalment mitjançant la tecnologia VHDL i RFID.

12). Disseny de circuits lògics amb eficiència energètica mitjançant mètode adiabàtic

Aquest sistema demostra el disseny de circuits lògics mitjançant un mètode adiabàtic de manera eficient en comparació mitjançant el disseny convencional de CMOS amb l'ajut de circuits que utilitzen Portes NAND i NOR . Mitjançant el mètode adiabàtic, es pot reduir la dissipació de potència a la xarxa i reciclar l'energia emmagatzemada dins del condensador de càrrega.

3). Sistema de xifratge per millorar la velocitat informàtica del sistema

La intenció principal d’aquest projecte és millorar la seguretat de la transmissió de dades per millorar la velocitat de la computació mitjançant la implementació de l’algoritme d’AES mitjançant FPGA. Per tant, aquesta simulació, així com el disseny matemàtic, es poden dur a terme amb l’ajut del codi VHDL.

14). Bloc IP d'AHM o Bus d'alt rendiment avançat

Aquest projecte s'utilitza principalment per dissenyar una arquitectura de Advanced Microcontrolador Bus (AMB) mitjançant AHBN (Bus d’alt rendiment avançat). Aquest projecte es pot dissenyar amb codi VHDL implementant blocs com master & save.

15). Transceptor de RF multimode basat en DSM amb multicanal

Aquest sistema s’utilitza principalment per dissenyar una arquitectura de transmissor i receptor multimode i multicanal de RF amb modulador Delta-Sigma. Aquest sistema proposat utilitza un llenguatge VHDL per implementar dues arquitectures.

16). El concentrador del commutador knockout mitjançant un mode de transferència asíncrona

En utilitzar aquest projecte, es pot dissenyar un commutador basat en la transferència asíncrona amb ajuda d’eines com VHS i VHDL. Aquest commutador knock out es pot utilitzar tant a les xarxes de paquets de circuits virtuals com a les aplicacions del datagrama.

17). Síntesi conductual de circuits asincrònics

Aquest projecte s'utilitza principalment per proporcionar la tècnica de síntesi conductual utilitzada per a circuits asíncrons. Tant les plantilles com les implementacions balsa i asíncrones són els elements principals del disseny.

18). Disseny AMBA mitjançant controlador de memòria compatible d'AHB

Aquest projecte s'utilitza per dissenyar un MC (controlador de memòria) en funció de l'AMBA (Advanced Microcontroller Bus Architecture) per al control de memòria del sistema mitjançant memòria principal com SRAM i ROM.

19). Implementació de Cadd Tree Adder

Els sumadors d'arbres de transport basats en el disseny VLSI s'anomenen els millors sumadors de rendiment, en contrast amb els sumadors binaris habituals. Els sumadors que s’implementen amb aquest projecte són l’arbre, la pedra kogge i la pedra dispersa.

20). Rotació basada en el disseny CORDIC d'angle fix

El concepte principal d’aquest sistema proposat és fer girar vectors mitjançant angles fixos. Aquests angles són necessaris per a jocs, robòtica, processament d'imatge , etc. Mitjançant l'ús d'aquest projecte, es pot aconseguir la rotació vectorial mitjançant l'ús d'angles específics mitjançant el disseny de CORDIC (ordinador digital de rotació de coordenades).

21). Disseny de filtres FIR amb aritmètica distribuïda de la taula de cerca

Aquest sistema proposat millora principalment Filtre FIR rendiment dissenyant-lo mitjançant l'aritmètica distribuïda d'una taula de cerca tridimensional en lloc del multiplicador. Per tant, aquest disseny es pot implementar mitjançant programes com FPGA i Xilinx.

22). Enganxaments pulsats push-pull amb alta velocitat i baixa potència condicionada

Aquest projecte s’utilitza per executar panys polsats d’eficiència energètica i d’alt rendiment que s’utilitzen principalment per als sistemes VLSI mitjançant l’ús de nova topologia. Com que aquesta topologia depèn principalment d'una etapa final push-pull impulsada mitjançant dos carrils dividits a través d'un generador d'impulsos condicional.

23). Arithmetic Coder VLSI Architecture in SPIHT

Aquest sistema proposat millora el rendiment del mètode de codificació aritmètica en la partició de conjunts en arbres jeràrquics (SPIHT) de compressió d'imatges amb l'arquitectura d'alta velocitat en funció de FPGA.

24). Supressió del soroll del senyal ECG basat en FPGA

Aquest projecte s’utilitza per contenir el soroll dins dels senyals d’ECG a través de dos filtres medians amb mides de punts de mostra de 91 i 7 respectivament. Per tant, aquest procés es pot aconseguir mitjançant la implementació de Disseny FPGA basat en el codi VHDL.

25). Processador d’escala d’imatges d’alt rendiment basat en VLSI amb baix cost

Aquest projecte s’utilitza per implementar un algorisme per al processador d’escala d’imatges basat en VLSI amb menys memòria i alt rendiment. El disseny del sistema proposat conté principalment la combinació de filtres, mètodes dinàmics reconfigurables i compartició de maquinari per reduir el cost.

26). Disseny i implementació de l'arquitectura de matriu sistòlica de manera eficient

El concepte principal d’aquest projecte és dissenyar un model de maquinari utilitzat per al multiplicador de matriu sistòlica. Aquesta matriu es pot utilitzar principalment per executar la multiplicació binària amb l'ajut de la plataforma VHDL. El disseny del sistema proposat es pot implementar mitjançant el programari FPGA i Isim.

27). Disseny i síntesi QPSK mitjançant codi VHDL

QPSK és un dels principals mètodes de modulació. Aquest mètode s’utilitza en les aplicacions de la ràdio per satèl·lit. Aquesta tècnica de modulació es pot implementar a través de portes lògiques reversibles. El disseny de la tècnica QPSK es pot fer amb l'ajut del codi VHDL.

28). Disseny i implementació del controlador SDRAM DDR amb alta velocitat

El sistema proposat s’utilitza per dissenyar un controlador SDRAM DDR per transferir les dades de ràfega en funció de l’alta velocitat per sincronitzar aquestes dades entre els circuits del sistema incrustat i la SDRAM DDR. Mitjançant l'ús del llenguatge VHDL, es pot desenvolupar el codi.

29). 32 Â-bit RISC Processor Design & Implementation

El concepte principal d’aquest projecte és implementar un 32 bits RISC (Reduced Instruction Set Computer) amb l'ajuda d'una eina com XILINK VIRTEX4. En aquest projecte, es dissenyen 16 conjunts d'instruccions allà on es poden executar totes les instruccions en un sol cicle CLK mitjançant el mètode de canalització de cinc fases.

30). Implementació de Bus Bridge entre AHB i OCP

El sistema proposat s'utilitza per dissenyar un pont de bus entre dos protocols, a saber, comú i estàndard. Són molt populars els protocols de comunicació com AHB (Advanced High-Performance Bus) i OCP (Open Core Protocol) que s’utilitzen en les aplicacions de SoC (sistema on-chip) .

Idees de projectes VLSI per a estudiants d’enginyeria

A continuació es mostra la llista de projectes VLSI basats en FPGA, MatLab, IEEE i Mini Projects per a estudiants d’enginyeria.

Projectes VLSI per a estudiants de M. Tech

La llista de projectes VLSI basats en M. Tech Students inclou el següent.

1. Disseny de cèl·lules de memòria I0T basades en RHBD, eficaç i altament fiable, utilitzat en aplicacions aeroespacials
2. Detector de fase amb velocitat mitjana multinivell utilitzat per a circuits de recuperació de dades i CLK
3. Comparador amb una potència baixa i alta velocitat que s’utilitza per a aplicacions precises
4. Traductor de nivell de tensió tancat amb un multiplexor integrat i d’alt rendiment
5. Sumador ternari basat en CNTFET amb alt rendiment
6. Disseny de comparador de magnitud amb poca potència
7. Disseny de porta lògica de llindar amb mode de corrent per a l'anàlisi de retard
8. Disseny de descodificadors de línia de lògica mixta amb baix consum i alt rendiment
9. Disseny de testabilitat lògica de la convenció del son
10. Canviador de nivell de tensió per a aplicacions de subministrament dual amb alta eficiència i potència
11. Anàlisi i disseny de comparadors de doble cua de baixa potència i baixa tensió
12. Disseny de flip-flop basat en impulsos activats amb baixa potència mitjançant un mètode de transmissió de senyal
13. Disseny de circuits eficients basat en FETs configurables en temps d'execució
14. Disseny de comparador de magnitud amb poca potència
15. Anàlisi de retard de dissenys de portes lògiques amb llindar de mode actual

El Projectes VLSI basats en FPGA per a estudiants d 'enginyeria i Mini-projectes de disseny CMOS VLSI es detallen a continuació.

1. Disseny i caracterització de circuits endurits SEU per FPGA basat en SRAM
2. Disseny i aplicació potencial LUT híbrida CMOS basada en Memristor compacta que s’utilitza a FPGA
3. Implementació basada en el sensor ultrasònic de FPGA per a la mesura de distància
4. Implementació de FPGA per a multiplicador d’estands amb FPGA Spartan6
5. Transformada d’onetes discreta basada en l’elevació amb FPGA Spartan3
6. Controlador ARM en robòtica mitjançant FPGA
7. UART basat en FPGA amb multicanal
8. Supressió del soroll del senyal ECG mitjançant FPGA
9. Implementació FPGA basada en UTMI i capa de protocol USB 2.0
10. Implementació del filtre mitjà amb Spartan3 FPGA
11. Implementació basada en l'algorisme AES de FPGA
12. Sistema d'alerta de seguretat basat en PIC per a la implementació de FPGA amb Spartan 3an
13. Implementació FPGA per dissenyar el controlador per a sistemes de teledetecció
14. Kit de processament d'imatges de FPGA mitjançant filtratge d'imatges de lineals i morfològics
15. Implementació d'imatges mèdiques de fusió basades en Spartan3 FPGA

La llista de Mini projectes VLSI mitjançant codi VHDL inclou el següent.

1. Comparador amb alta velocitat mitjançant VLSI
2. Un multiplicador de coma flotant mitjançant VLSI
3. Conversió de binari a gris basada en VLSI
4. Filtre digital
5. CLK Gating basat en VLSI
6. Multiplicador vèdic
7. CMOS FF mitjançant VLSI
8. L'arquitectura del processador paral·lel que utilitza VLSI
9. Sumador complet basat en VLSI
10. Disseny de memòria DRAM / Dynamic Access Random Access basada en VLSI
11. Disseny SRAM basat en VLSI
12. Processador de senyal digital basat en VLSI
13. Multiplexor basat en VLSI
14. Disseny d'unitat MAC basada en VLSI
15. Diferenciador basat en VLSI
16. FFT basat en VLSI o transformada ràpida de Fourier
17. L’arquitectura de la Transformada Cosinus Discreta basada en VLSI
18. Disseny de multiplicador de 16 bits mitjançant VLSI19
19. Disseny de buffer FIFO basat en VLSI
20. Accelerador d'alta velocitat basat en VLSI

Projectes VLSI amb MATLAB i Xilinx

La llista de projectes VLSI basats en els projectes MATLAB i VLSI que utilitzen Xilinx inclou el següent.

1. Disseny i anàlisi de mòdems CDMA amb MATLAB
2. Disseny de filtres FIR mitjançant VHDL en anàlisis basades en FPGA i MATLAB
3. Simulació de sistemes basats en ModelSim & Matlab o Simulink per a enginyeria automotriu
4. Additius basats en Xilinx com Ripple Carry & Carry Skip
5. Unitat aritmètica basada en coma flotant de 32 bits
6. ALU basada en coma flotant
7. Processador RISC basat en 32 bits
8. Capacitats de convolució del codi ortogonal
9. Màquina expenedora basada en Xilinx i Verilog
10. Additius de prefix paral·lel basats en Xilinx amb 256 bits
11. Protocol per a l'autenticació mútua mitjançant Xilinx
12. Estructura d'accés amb cicle únic per a proves lògiques amb Xilinx
13. USB2.0 basat en capa UTMI i protocol mitjançant Xilinx
14. Configuració de compressió i descompressió de dades mitjançant Xilinx FPGA
15. FPGA basats en BIST i Sèries Spartan basades en Xilinx 4000
16. Filtre IIR basat en MATLAB i VLSI
17. Filtre FIR mitjançant MATLAB

Projectes IEEE

El llista de projectes IEEE VLSI es mostra a continuació.

1. Sistema domòtic sense fils basat en VLSI que utilitza Bluetooth
2. Eliminació del soroll d’impuls a la imatge mitjançant una arquitectura eficient de VLSI
3. L’arquitectura d’un processador en memòria per a compressió multimèdia
4. Monitorització del sistema de temperatura mitjançant Cloud & IoT
5. Implementació del sistema OFDM amb IFFT i FFT
6. Disseny i implementació de codis Hamming amb Verilog
7. Reconeixement d'impressió digital basat en VHDL mitjançant el filtre Gabor
8. Funcions aritmètiques Remapping amb ROM segons els enfocaments d'aproximació
9. Anàlisi del rendiment d'alta eficiència i baixa densitat del descodificador de codi de comprovació de la paritat en aplicacions de baixa potència
10. Arquitectures FFT amb Feedforward de Pipelined Radix-2k
11. Disseny de xancles per a aplicacions VLSI que utilitzen tecnologia CMOS amb alt rendiment
12. Disseny de filtres FIR amb taula de cerca per distribució aritmètica
13. Processador d’escala d’imatges de baix cost i millorat basat en VLSI
14. Implementació i disseny ASIC d'un codificador i descodificador turbo avançat amb 3GPP LTE
15. Pestells de pulsació Push-Pull amb condicional de baixa potència i alta velocitat
16. Escaneig millorat en proves d’escaneig de baixa potència
17. Aritmètica Codificador Arquitectura VLSI per SPIHT
18. Implementació de VHDL per UART
19. Regulador de voltatge basat en VLSI amb baixa caiguda
20. Disseny ADC Flash amb esquema comparador millorat
21. Disseny de multiplicador de baixa potència amb estil lògic de retard constant compost
22. Comparador de doble cua amb alt rendiment i poca potència
23. Sistema d'emmagatzematge Flash amb alt rendiment en funció del buffer d'escriptura i de la memòria virtual
24. FF de baixa potència basat en l'enfocament Sleepy Stack
25. Optimització d'energia LFSR per BIST de baixa potència implementada en HDL
26. Disseny i implementació de màquines expenedores amb Verilog HDL
27. Disseny d’acumuladors basat en la generació de patrons de 3 pesos amb LP-LSFR
28. Descodificador Reed-Solomon amb alta velocitat i baixa complexitat
29. Tècnica de disseny de multiplicador de Dadda més ràpida
30. Receptor de ràdio FM basat en la demodulació digital
31. Generació de patrons de prova amb esquemes BIST
32. Implementació de l'arquitectura VLSI amb canonades d'alta velocitat
33. Disseny de protocol OCP de bus on-xip mitjançant funcions de bus
34. Detector de freqüència de fase i disseny de la bomba de càrrega que s’utilitza per al bucle bloquejat de fase d’alta freqüència
35. Memòria cau i disseny de controladors de memòria cau amb VHDL
36. Implementació basada en ASTRAN de compressors de sumador 3-2 i 4-2 de baixa potència
37. Sistema de facturació d’electricitat prepagat mitjançant un disseny on-xip
38. Implementació de superposició mitjançant cel·la lògica i la seva anàlisi de potència
39. Carry Look Ahead Adder amb diferents anàlisis de rendiment de bits mitjançant VHDL
40. Disseny de capa d’enllaç de dades amb Wi-Fi MAC Protocols
41. Implementació de FPGA per al protocol d'autenticació mútua amb aritmètica modular
42. Generació de senyal PWM mitjançant FPGA i cicle de treball variable

Projectes en temps real

La llista de Projectes en temps real VLSI inclouen principalment mini projectes VLSI que utilitzen codi VHDL i projectes de programari VLSI per a estudiants d’enginyeria ECE.

1. Integració pragmàtica de la memòria cau de files SRAM en arquitectures heterogènies de 3-D DRAM mitjançant TSV
2. Tècnica d’autotest incorporada per al diagnòstic de fallades de retard en matrius de portes programables de camp basats en clústers
3. Disseny ASIC de multiplicador complex
4. Una implementació VLSI de baix cost per a una eliminació eficient del soroll d’impulsió
5. Basat en FPGA Space Vector PWM CI de control per a accionament de motor d’inducció trifàsic
6. Implementació de VLSI d’Auto Correlator i CORDIC Algorithm per a WLAN basada en OFDM
7. Extracció automàtica de carreteres mitjançant imatges de satèl·lit d'alta resolució
8. Disseny VHDL per a la segmentació d’imatges mitjançant el filtre Gabor per a la detecció de malalties
9. Una arquitectura de descodificador de turbo de baixa complexitat per a xarxes de sensors sense fils d’eficiència energètica
10. Millora de les capacitats de convolució del codi ortogonal mitjançant la implementació de FPGA
11. Disseny i implementació d’ALU de coma flotant
12. Disseny CORDIC per a angle fix de rotació
13. Producte Reed-Solomon Codes per implementar el controlador Flash NAND al xip FPGA
14. Millora del rendiment de l’accés de lectura SRAM estadístic mitjançant circuits de capacitat negativa
15. Gestió d'energia de les interfícies de xarxa MIMO en sistemes mòbils
16. Disseny de l'estàndard de xifrat de dades per al xifrat de dades
17. Sumador selectiu de transport eficient i de poca superfície
18. Síntesi i implementació de UART mitjançant codis VHDL
19. Arquitectures millorades per a una unitat de suma i resta de punt flotant fusionat
20. Un transmissor digital de 1 bit basat en FPGA que utilitza modulació Delta-Sigma amb sortida de RF per SDR
21. Optimització de l’ús de la cerca de cadenes al descodificador BCH per a la transmissió d’alta taxa d’errors
22. Disseny digital del transmissor DS-CDMA mitjançant Verilog HDL i FPGA
23. Disseny i implementació d’una arquitectura de matriu sistòlica eficient
24. Algorisme d'aprenentatge de dinàmiques de robots basat en VLSI
25. Un disseny versàtil d'unitats funcionals multimèdia que utilitza la tècnica de supressió d'energia falsa
26. Disseny de Bus Bridge entre AHB i OCP
27. Síntesi conductual de circuits asincrònics
28. Optimització de la velocitat d'un descodificador Viterbi modificat basat en FPGA
29. Implementació de la interfície I2C
30. Un multiplicador d’alta velocitat / baixa potència que utilitza una tècnica avançada de supressió de potència falsa
31. Fixació de la tensió d'alimentació virtual de circuits tancats de potència per a la reducció activa de fuites i la fiabilitat de l'òxid de porta
32. Canalitzador basat en FPGA, eficient per a la ràdio definida per programari
33. Arquitectura VLSI i prototipatge FPGA d’una càmera digital per a seguretat i autenticació d’imatges
34. Millora de l'operació del robot interior
35. Disseny i implementació d’una xarxa de permutació ON-Chip per a multiprocessador System-On-Chip
36. Un mètode de sincronització de sincronització de velocitat de símbols per a sistemes OFDM sense fils de baixa potència
37. Controlador DMA (accés directe a la memòria) mitjançant VHDL / VLSI
38. FFT reconfigurable mitjançant arquitectura basada en CORDIC per a receptors MIMI-OFDM
39. Tècnica de supressió d'energia falsa per a aplicacions multimèdia / DSP
40. L'eficiència dels codis BCH en la marca digital d'aigua
41. Controlador SD-RAM de doble velocitat de dades
42. Implementació del filtre Gabor per al reconeixement d’empremtes digitals mitjançant Verilog HDL
43. Disseny d'una escala de nanòmetres pràctica redundant mitjançant una biblioteca de cèl·lules estàndard conscient per millorar la redundància mitjançant una taxa d'inserció 1
44. Un algorisme de compressió i descompressió de dades sense pèrdues i la seva arquitectura de maquinari
45. Un marc per a la correcció d'errors suaus de diversos bits
46. Compressió de dades de proves eficients basades en Viterbi
47. Implementació de blocs FFT / IFFT per OFDM
48. Compressió d'imatges basades en onades mitjançant codificació progressiva VLSI
49. Implementació de VLSI de multiplicador completament canalitzat menys 2d DCT / IDCT Arquitectura per a Jpeg
50. Emulació de falles basades en FPGA de circuits seqüencials síncrons

Per tant, es tracta de la llista de projectes VLSI per a estudiants d’enginyeria, M.Tech, que són útils per seleccionar el tema del projecte de darrer any. Després de passar el vostre valuós temps mentre passeu per aquesta llista, creiem que teniu una bona idea de seleccionar el tema del projecte que trieu de la llista de projectes VLSI i esperem que tingueu prou confiança per aprofundir en qualsevol tema del llista. Per obtenir més informació i ajuda amb aquests projectes, ens podeu escriure a la secció de comentaris que es mostra a continuació. Aquí teniu una pregunta, què és VHDL?

Crèdit fotogràfic

• Projectes VLSI de set-tech