El conjunt d'instruccions o l'arquitectura del conjunt d'instruccions és l'estructura de l'ordinador que proporciona ordres a l'ordinador per guiar l'ordinador per processar la manipulació de dades. El conjunt d’instruccions consta d’instruccions, modes d’adreces, tipus de dades natives, registres, interrupcions, tractament d’excepcions i arquitectura de memòria. El conjunt d’instruccions es pot emular al programari mitjançant un intèrpret o incorporar-lo al maquinari del processador. L'arquitectura de conjunts d'instruccions es pot considerar com un límit entre el programari i el maquinari. Classificació dels microcontroladors i els microprocessadors es poden fer basant-se en l'arquitectura del conjunt d'instruccions RISC i CISC.

Conjunt d'instruccions del processador

“convertidor analògic a microcontrolador digital ”

El conjunt d'instruccions especifica la funcionalitat del processador, incloses les operacions admeses pel processador, els mecanismes d'emmagatzematge del processador i la forma de compilar els programes al processador.

Què és RISC i CISC?

El RISC i CISC es pot ampliar de la següent manera:

RISC representa l'ordinador i el conjunt d'instruccions reduïdes
CISC representa l’ordinador del conjunt d’instruccions complexes.

Arquitectura RISC (Reduced Instruction Set Computer)

Arquitectura RISC

El arquitectura de microcontroladors que utilitza un conjunt d’instruccions petit i altament optimitzat es denomina equip reduït d’instruccions o simplement s’anomena RISC. També s’anomena arquitectura LOAD / STORE.

“id vs vds característiques de nmos ”

A finals dels anys setanta i principis dels vuitanta, els projectes RISC es van desenvolupar principalment a partir de Stanford, UC-Berkley i IBM. L’equip de recerca John Coke d’IBM va desenvolupar RISC reduint el nombre d’instruccions necessàries per processar càlculs més ràpidament que el CISC. L'arquitectura RISC és més ràpida i els xips necessaris per a la fabricació de l'arquitectura RISC també són menys costosos en comparació amb l'arquitectura CISC.

Característiques típiques de l'arquitectura RISC

La tècnica de canalització de RISC executa diverses parts o etapes d’instruccions simultàniament de manera que totes les instruccions de la CPU s’optimitzen. Per tant, els processadors RISC tenen rellotge per instrucció d’un cicle, i això s’anomena Execució d’un cicle.
Optimitza el ús del registre amb més nombre de registres al RISC i més interaccions dins de la memòria es poden evitar.
Es poden fer modes d'adreçament simples, fins i tot adreçaments complexos mitjançant l'aritmètica I / O operacions lògiques .
Simplifica el disseny del compilador mitjançant registres idèntics de propòsit general que permeten utilitzar qualsevol registre en qualsevol context.
Per a un ús eficient dels registres i l'optimització dels usos de canonades, es requereix un conjunt d'instruccions reduït.
Es redueix el nombre de bits utilitzats per al codi opcional.
En general, hi ha 32 registres o més al RISC.

Avantatges de l'arquitectura del processador RISC

A causa del petit conjunt d’instruccions de RISC, els compiladors de llenguatge d’alt nivell poden produir codi més eficient.
RISC permet la llibertat d’utilitzar l’espai activat microprocessadors per la seva senzillesa.
En lloc d’utilitzar Stack, molts processadors RISC utilitzen els registres per passar arguments i mantenir les variables locals.
Les funcions RISC només utilitzen uns quants paràmetres i els processadors RISC no poden utilitzar les instruccions de trucada i, per tant, utilitzen instruccions de longitud fixa fàcils de canalitzar.
Es pot maximitzar la velocitat de l’operació i minimitzar el temps d’execució.
Es necessita un nombre molt inferior de formats d’instruccions (menys de quatre), un nombre d’instruccions (al voltant de 150) i uns quants modes d’adreces (menys de quatre).

Inconvenients de l'arquitectura del processador RISC

Amb l’augment de longitud de les instruccions, la complexitat augmenta perquè els processadors RISC s’executin a causa del seu cicle de caràcters per instrucció.
El rendiment dels processadors RISC depèn sobretot del compilador o programador, ja que el coneixement del compilador té un paper important en convertir el codi CISC en un codi RISC, per tant, la qualitat del codi generat depèn del compilador.
Mentre es reprograma el codi CISC a un codi RISC, anomenat com a expansió de codi, augmentarà la mida. I, la qualitat d’aquesta expansió de codi dependrà de nou del compilador i també del conjunt d’instruccions de la màquina.
La memòria cau de primer nivell dels processadors RISC també és un desavantatge del RISC, en què aquests processadors tenen grans memòries cau de memòria al propi xip. Per alimentar les instruccions, requereixen molt sistemes de memòria ràpida .

Arquitectura CISC (Complex Instruction Set Computer)

L'objectiu principal de l'arquitectura del processador CISC és completar la tasca utilitzant un menor nombre de línies de muntatge. Amb aquesta finalitat, el processador està construït per executar una sèrie d'operacions. La instrucció complexa també es denomina MULT, que funciona bancs de memòria d’un ordinador directament sense fer que el compilador realitzi funcions d’emmagatzematge i càrrega.

Arquitectura CISC

“com fer un tazer ”

Característiques de l'arquitectura CISC

Per simplificar l'arquitectura de l'ordinador, el CISC admet la microprogramació.
El CISC té un nombre més gran d’instruccions predefinides, cosa que fa que els llenguatges d’alt nivell siguin fàcils de dissenyar i implementar.
CISC consisteix en un menor nombre de registres i un major nombre de modes d’adreçament, generalment de 5 a 20.
El processador CISC requereix un temps de cicle variable per a l'execució d'instruccions: cicles de diversos rellotges.
A causa del complex conjunt d'instruccions del CISC, la tècnica de canalització és molt difícil.
CISC consisteix en un major nombre d’instruccions, generalment de 100 a 250.
Les instruccions especials s’utilitzen molt poques vegades.
Els operands a la memòria es manipulen mitjançant instruccions.

Avantatges de l'arquitectura CISC

Cada instrucció de llenguatge de màquina s’agrupa en una instrucció de microcodi i s’executa en conseqüència i després s’emmagatzema integrada a la memòria del processador principal, denominada implementació de microcodi.
Com que la memòria de microcodi és més ràpida que la memòria principal, el conjunt d'instruccions de microcodi es pot implementar sense una reducció considerable de la velocitat respecte a la implementació per cable.
Es pot gestionar tot el conjunt d’instruccions modificant el disseny del microprograma.
CISC, el nombre d’instruccions necessàries per implementar un programa es pot reduir mitjançant la creació de conjunts d’instruccions rics i també es pot fer que la memòria principal lenta sigui més eficient.
A causa del superconjunt d’instruccions que consisteix en totes les instruccions anteriors, això facilita la micro codificació.

Inconvenients del CISC

La quantitat de temps de rellotge que prenen diferents instruccions serà diferent (per això), el rendiment de la màquina disminueix.
La complexitat del conjunt d’instruccions i el maquinari del xip augmenten a mesura que cada nova versió del processador consta d’un subconjunt de generacions anteriors.
Només el 20% de les instruccions existents s’utilitzen en un esdeveniment de programació típic, tot i que hi ha moltes instruccions especialitzades que ni tan sols s’utilitzen amb freqüència.
Els codis condicionals són establerts per les instruccions CISC com a efecte secundari de cada instrucció que requereix temps per a aquesta configuració i, a mesura que la instrucció posterior canvia els bits de codi de condició, el compilador ha d’examinar els bits de codi de condició abans que això passi.

RISC vs. CISC

El programador pot evitar els cicles de desaprofitament eliminant el codi innecessari del RISC, però, mentre s’utilitza el codi CISC, es produeixen cicles de desaprofitament a causa de la ineficàcia del CISC.
A RISC, cada instrucció està destinada a realitzar una tasca petita de manera que, per realitzar una tasca complexa, s’utilitzen múltiples instruccions petites juntes, mentre que només són necessàries poques instruccions per fer la mateixa tasca amb CISC, ja que és capaç de realitzar tasques complexes. ja que les instruccions són similars a un codi d’idioma alt.
El CISC s’utilitza normalment per a ordinadors mentre que RISC s’utilitza per a telèfons intel·ligents, tauletes i altres dispositius electrònics.

La següent figura mostra més diferències entre RISC i CISC

RISC vs. CISC

Per tant, aquest article tracta sobre les característiques de les arquitectures RISC i CISC dels avantatges i inconvenients de l'arquitectura dels processadors RISC i CISC de RISC i CISC, i les diferències entre les arquitectures RISC i CISC amb una breu idea. Per obtenir més informació sobre les arquitectures RISC i CISC, envieu les vostres consultes comentant a continuació.

Crèdits fotogràfics: