Què és un mitjà subtractor: Circuit mitjançant Logic Gates

Què és un mitjà subtractor: Circuit mitjançant Logic Gates

En el camp de l’electrònica, el concepte més crucial en què treballa cada component és el “ Lògica Gates “. Com que el concepte de portes lògiques s’implementa en totes les funcionalitats, com ara circuits integrats, sensors, finalitats de commutació, microcontroladors i processadors, fins de xifratge i desxifratge, entre d’altres. A més, hi ha àmplies aplicacions de Logic Gates. Hi ha molts tipus de portes lògiques com ara Adder, Subtractor, Full Sumador , Full Subtractor, Half Subtractor i molts altres. Per tant, aquest article proporciona informació col·lectiva de circuit mitjà restador , taula de veritat mitja resta , i conceptes relacionats.



Què és Half Subtractor?

Abans d’analitzar la meitat de la resta, hem de conèixer la resta binària. En la resta binària, el procés de resta és similar a la resta aritmètica. En la resta aritmètica s’utilitza el sistema numèric de base 2 mentre que en la resta binària s’utilitzen nombres binaris per a la resta. Els termes resultants es poden denotar amb la diferència i el préstec.


El mitjà restador és el més essencial circuit lògic combinacional que s’utilitza a electrònica digital . Bàsicament, es tracta d’un dispositiu electrònic o, en altres termes, el podem dir com un circuit lògic. Aquest circuit s’utilitza per realitzar la resta de dues xifres binàries. A l’article anterior, ja hem parlat els conceptes de mig sumador i un circuit complet de sumador que utilitza nombres binaris per al càlcul. De la mateixa manera, el circuit de substracció utilitza nombres binaris (0,1) per a la resta. El circuit del mitjà substractor es pot construir amb dos portes lògiques, és a dir, portes NAND i EX-OR . Aquest circuit proporciona dos elements com la diferència i el préstec.





Igual que a la resta binària, el dígit principal és 1, podem generar préstec mentre que el subtrahend 1 és superior al minuend 0 i, per això, necessitarà el préstec. L'exemple següent dóna la resta binària de dos bits binaris.

Primer dígit



Segon dígit Diferència Préstec

0

000

1

01

0

011

1

110

0

A la resta anterior, els dos dígits es poden representar amb A i B. Aquests dos dígits es poden restar i dóna els bits resultants com a diferència i manlleu.

Quan observem les dues primeres i quartes files, la diferència entre aquestes files, llavors la diferència i el préstec són similars perquè el subtrahend és menor que el minuend. De la mateixa manera, quan observem la tercera fila, el valor del minuend es resta del subtrahend. Per tant, la diferència i els bits de préstec són 1 perquè el dígit del subtrahend és superior al dígit del minuend.


Aquest circuit combinacional és una eina essencial per a qualsevol tipus de circuit digital conèixer les possibles combinacions d’entrades i sortides. Per exemple, si el subtractor té dues entrades, les sortides resultants seran quatre. A la taula següent s’esmenta l’op / p del mig substractor que significarà tant el bit de diferència com el bit de préstec. L’explicació de la taula de veritat del circuit es pot fer utilitzant les portes lògiques com la porta lògica EX-OR i l’operació de la porta AND seguida de la porta NOT.

Resolució de la taula de veritat mitjançant Mapa K es mostra a continuació.

mig restador k mapa

mig restador k mapa

El expressió de mitja resta utilitzant la taula de veritat i el mapa K es pot derivar com

Diferència (D) = ( X'Y + xy ')

= x ⊕ i
Prestar (B) = x’y

Circuit lògic

El mig circuit lògic de resta es pot explicar utilitzant les portes lògiques:

  • 1 porta XOR
  • 1 NO porta
  • 1 I porta

La representació és

Circuit lògic de mitja resta

Circuit lògic de mitja resta

Diagrama de blocs de mitja substracció

El diagrama de blocs del mig restador es mostra a la part superior. Requereix dues entrades i dóna dues sortides. Aquí les entrades es representen amb A&B, i les sortides són Difference i Borrow.

El circuit anterior es pot dissenyar amb portes EX-OR i NAND. Aquí es pot construir la porta NAND mitjançant portes AND i NOT. Per tant, necessitem tres portes lògiques per fer mig circuit de substracte, és a dir, la porta EX-OR, la porta NO i la porta NAND.

Una combinació de porta AND i NOT produeix una porta combinada diferent anomenada porta NAND. La sortida de porta Ex-OR serà el bit Difference i la sortida de la porta NAND serà el bit Borrow per a les mateixes entrades A&B.

AND-Gate

La porta AND és un tipus de porta lògica digital amb múltiples entrades i una única sortida i basada en les combinacions d’entrades realitzarà la conjunció lògica. Quan totes les entrades d'aquesta porta siguin elevades, la sortida serà alta, en cas contrari la sortida serà baixa. A continuació es mostra el diagrama lògic de la porta AND amb la taula de veritat.

I Taula de Porta i Veritat

I Taula de Porta i Veritat

NO Porta

La porta NO és un tipus de porta lògica digital amb una única entrada i, en funció de l'entrada, la sortida s'invertirà. Per exemple, quan l'entrada de la porta NOT és alta, la sortida serà baixa. A continuació es mostra el diagrama lògic de NOT-gate amb la taula de veritat. Utilitzant aquest tipus de porta lògica, podem executar portes NAND i NOR.

NO Taula de portes i veritats

NO Taula de portes i veritats

Porta Ex-OR

La porta Exclusive-OR o EX-OR és un tipus de porta lògica digital amb 2 entrades i sortida única. El funcionament d'aquesta porta lògica depèn de la porta OR. Si alguna de les entrades d’aquesta porta és alta, la sortida de la porta EX-OR serà alta. A continuació es mostren els símbols i la taula de veritat de l’EX-OR.

Porta XOR i taula de veritat

Porta XOR i taula de veritat

Circuit de mitja resta amb Nand Gate

El disseny del substracte es pot fer mitjançant utilitzant portes lògiques com la porta NAND i la porta Ex-OR. Per dissenyar aquest mitjà circuit de substracció, hem de conèixer els dos conceptes: diferència i préstec.

Circuit de mitja substracció mitjançant portes lògiques

Circuit de mitja resta amb Nand Gate

Si vigilem amb precaució, és bastant clar que la varietat d’operacions executades per aquest circuit que està relacionada amb precisió amb l’operació de porta EX-OR. Per tant, simplement podem utilitzar la porta EX-OR per marcar la diferència. De la mateixa manera, el préstec produït pel circuit de mitja sumadora es pot aconseguir simplement mitjançant la barreja de portes lògiques com la porta AND i la porta NOT.

Aquest HS també es pot dissenyar utilitzant portes NOR on es requereixin 5 portes NOR per a la construcció. El diagrama de circuits mig restador que utilitza portes NOR es mostra com:

Mig substracte que utilitza Nor Gates

Mig substracte que utilitza Nor Gates

Taula de la Veritat

Primer bit

Segon bit Diferència

(EX-O fora)

Préstec

(NAND fora)

0

000
101

0

0

11

1

110

0

VHDL i codi de banc de proves

El codi VHDL per a la resta de substracte s'explica de la següent manera:

biblioteca IEEE

utilitzeu IEEE.STD_LOGIC_1164.ALL

utilitzeu IEEE.STD_LOGIC_ARITH.ALL

utilitzeu IEEE.STD_LOGIC_UNSIGNED.ALL

l'entitat Half_Sub1 és

Port (a: a STD_LOGIC

b: a STD_LOGIC

HS_Diff: fora STD_LOGIC

HS_Demandar: fora STD_LOGIC)

final Half_Sub1

arquitectura Comportamental de Half_Sub1 és

començar

HS_Diff<=a xor b

HS_Prestar<=(not a) and b

El codi de banc de proves per a HS s'explica a continuació:

BIBLIOTECA IEEE

USEU ieee.std_logic_1164.ALL

ENTITY HS_tb IS

FI HS_tb

ARQUITECTURA HS_tb DE HS_tb IS

COMPONENT HS

PORT (a: IN std_logic

b: IN std_logic

HS_Diff: OUT std_logic

HS_Morrow: OUT std_logic

)

COMPONENT FINAL

senyal a: std_logic: = '0'

senyal b: std_logic: = '0'

senyal HS_Diff: std_logic

senyal HS_Morrow: std_logic

COMENÇA

nou: HS PORT MAP (

a => a,

b => b,

HS_Diff => HS_Diff,

HS_morrow => HS_morrow

)

stim_proc: procés

començar

a<= ‘0’

b<= ‘0’

espereu 30 ns

a<= ‘0’

b<= ‘1’

espereu 30 ns

a<= ‘1’

b<= ‘0’

espereu 30 ns

a<= ‘1’

b<= ‘1’

espera

finalitzar el procés

FINAL

Subtractor complet amb Half Subtractor

Un subtractor complet és un dispositiu combinacional que opera la funcionalitat de resta mitjançant dos bits i és minuend i subtrahend. El circuit considera el préstec la sortida anterior i té tres entrades amb dues sortides. Les tres entrades són el minuend, el subtrahend i l’entrada rebuda de la sortida anterior, que és préstec, i les dues sortides són la diferència i el préstec.

Diagrama lògic de subtractor complet

Diagrama lògic de subtractor complet

La taula de veritat per a resta total és

Entrades Sortides
X I Yin FS_Diff FS_Demandar
00000
00111
01011
01101
10010
10100
11000
11111

Amb la taula de veritat anterior, es mostra a continuació el diagrama lògic dels circuits publicitaris per a la implementació del subtractor complet mitjançant mitges subtractores:

Subtractor complet amb HS

Subtractor complet amb HS

Avantatges i limitacions de Half Subtractor

Els avantatges del mitjà substractor són:

  • La implementació i construcció d’aquest circuit és senzilla i senzilla
  • Aquest circuit consumeix una potència mínima en el processament de senyals digitals
  • les funcionalitats computacionals es poden realitzar a velocitats de velocitat millorades

Les limitacions d’aquest circuit combinacional són:

Tot i que hi ha aplicacions extenses de mig subtractor en moltes operacions i funcionalitats, hi ha poques limitacions i aquestes són:

  • Els circuits de mitja resta no acceptaran 'Borrow-in' de les sortides anteriors en què aquest és l'inconvenient crucial d'aquest circuit
  • Com que moltes aplicacions en temps real operen en la resta de nombrosos bits, els dispositius de mitja resta no tenen cap capacitat per restar molts bits

Aplicacions de Half Subtractor

Les aplicacions de mig substractor inclouen les següents.

  • Mitja resta es fa servir per reduir la força dels senyals d'àudio o de ràdio
  • Pot ser utilitzat en amplificadors per reduir la distorsió del so
  • El mig resta és utilitzat en ALU del processador
  • Es pot utilitzar per augmentar i disminuir operadors i també calcula les adreces
  • Mitja resta es fa servir per restar els números de columna menys significatius. Per a la resta de números de diversos dígits, es pot utilitzar per a LSB.

Per tant, a partir de la teoria de la resta de la resta, al final, podem tancar que mitjançant aquest circuit podem restar d’un bit binari d’un altre per proporcionar les sortides com Difference i Borrow. De la mateixa manera, podem dissenyar mig substractor utilitzant el circuit de portes NAND i les portes NOR. Els altres conceptes que cal conèixer són el que és el codi verilog mig restador i com es pot dibuixar el diagrama esquemàtic RTL?